本课程更多偏向以实用性为主，课程中我们介绍的知识一般都是在实际工作中需要接触到或者需要具备的技能。本课程可以带领大家进入业界数字电路设计的大门，帮助大家完成从数字逻辑电路，数字集成电路设计原理等基本理论知识到实际设计的一个蜕变。本课程上课采用理论和实际操作相结合的方式，在讲解完一定的基本原理后，通过大量的实例以及上机实操讲解巩固大学的基本知识。

课程大纲：
第一章： 数字电路设计流程 （2课时）
Ÿ   数字电路包含哪些设计流程
Ÿ   数字电路前端设计包含哪些步骤和工具
Ÿ   数字电路后端设计包含哪些步骤和工具
Ÿ   为什么需要如此多的设计流程和步骤
 
第二章： Verilog HDL 基础 （8课时）
Ÿ   Verilog HDL 简介以及基本结构
Ÿ   Verilog HDL 层次以及建模
Ÿ   Verilog HDL 的语言要素
Ÿ   Verilog HDL 的表达式操作符
Ÿ   Verilog HDL 的块赋值语句
Ÿ   Verilog HDL 的条件分支
Ÿ   阻塞和非阻塞赋值
Ÿ   Verilog HDL 常规测试激励写法
Ÿ   常见代码的设计规范以及设计陷进
 
第三章： 使用EDA工具进行Verilog HDL仿真以及Debug （2课时——实操+讲解）
Ÿ   Linux环境基础以及Gvim的讲解
Ÿ   如何使用VCS进行Verilog HDL仿真
Ÿ   Verdi的使用以及如何用它定位问题
 
第四章： Verilog HDL实际电路的设计 （10课时——实操+讲解）
Ÿ   使用Verilog HDL设计一个完整的模块
Ÿ   建立验证环境对设计的模块进行仿真以及定位问题
Ÿ   各种分频器的设计
Ÿ   万年历的设计
Ÿ   状态机FSM的设计
Ÿ   ALU的设计
Ÿ   乘法器的设计原理以及其中的时序分析
Ÿ   同步FIFO的设计
Ÿ   异步FIFO的设计
Ÿ   电路设计中的时序分析以及后仿环境的建立和分析